当与可图案化金属（如 Ru）结合使用时，半嵌入（semi-damascene）有望已毕 RC、面积、老本和功率效果咪咪色吧，以提供互连缩放旅途。
1997 年，逻辑和内存芯片后段 ( BEOL：back-end-of-line ) 中引入了 CU 双大马士革（CU DUALdamascene）集成决策，标记着半导体历史上的一个转机点。芯片制造商从减法铝图案化（subtractive Al patterning）转向湿法工艺，如铜电镀和化学机械抛光 ( CMP ) 。这种澈底的转化是为了叮属铝基互连中不休增多的 RC 延长，这是电阻电容 ( RC ) 乘积增多的扫尾。Cu 双大马士革具有老本效益，适用于 BEOL 堆栈的多层，有望已毕许多后续逻辑和内存本领。
但几年后，最要津的 BEOL 层内的金属间距将降至 20nm 以下。当这种情况发生时，Cu 双大马士革将失去能源。跟着金属线尺寸的减轻接近 Cu 的电子平均解放程，RC 延长将急剧增多。此外，Cu 金属化需要障蔽、衬垫和袒护层，以确保邃密的可靠性并驻扎 Cu 向外扩散到电介质中。但这些非凡的层出手消费总可用线宽的很大一部分，这意味着互连金属自己无法充分诈欺难得的导电面积。这些问题迫使芯片行业磋商在邃密金属间距下具有更好性能整个的替代金属化决策。
在 2017 年提走运行专利后，imec 于 2020 年向半导体界提倡了一种新的金属化办法，并将其定名为"半嵌入"（semi-damascene）。与基于 Al 的金属化相同，半嵌入集成从第一个局部互连金属层的平直图案化（或减法金属化）出手，因此需要可图案化的金属，举例 W、Mo、Ru 等（图 1）。然后以单嵌入方法对与下一个互连层勾通的通孔进行图案化：在电介质中蚀刻的孔用金属填充并过度填充 - 这意味着金属千里积接续进行，直到在电介质上变成一层金属。随后对该金属层进行躲避和蚀刻以变成第二互连层，其线条与第一层正交。
半嵌入的价值主张很有前途。它不错被视为一种双层金属化模块，可能可膨胀到多层——从而具有老本效益。减法蚀刻允许比传统 Cu 互连更高的金属线纵横比 ( AR ) ，从而改善电阻。至于电介质，金属线不错与气隙结合，而不是低 k 电介质疏忽填充。气隙提供较低的介电常数，从而导致较小的层内电容。除了具有 RC 效果外，半嵌入还甩掉了金属 CMP 的使用，简化了工艺经由并改善了线高限制。使用难熔金属也有平正。它们有望在不使用违背层的情况下使用，从而提供低通孔和线电阻。它们还更耐电迁徙，而况在减小尺寸的情况下总体上比 Cu 提供更低的电阻。
一项有出路的颠覆性本领
自从 imec 引入半嵌入集成以来，多个组织出手磋商访佛的新决策，并通过模拟和实验取得了稳步进展。如今，该决策的第一步，即第一金属层的减法蚀刻，已由多个组织在会议上凯旋演示和讲明。实验了了地标明，在第一个局部互连层顶用减法蚀刻的 Ru 代替 Cu 仍是不错提供至极念念要的平正，即使在限制的线 AR ~2 下亦然如斯。对于后续几代，AR 不错增多到 3 或 6，然后组合成多个局部金属层。越来越多的研发左证标明，半嵌入确乎是一个有用的选定，提供了互连缩放旅途。
与此同期，也存在一些疑问。业界目下正在计议将第一代半嵌入工艺鼓舞到开发阶段，即推行分娩之前的阶段。与任何新本领相同，行业不会一蹴而就。半嵌入集成颠覆了制造 BEOL 的传统本领。它需要新的器具和材料，而且可能有些症结机制在磋商阶段莫得被捕捉到。唯有当该本领或者跳跃几代本领时，这种投资才有兴致。天然第一步唯有一层金属层仍是得到充分纪录，但两层以至多层集成决策的执行——不错充分诈欺半嵌入的才略和上风——却征询得较少。这等于为什么 imec 荧惑研发界伸开征询，匡助填补剩余的"空缺"，并在互连本认知议上共享对于多层集成的见识。
imec 互连门道图
Imec 提议妥贴引入后续几代半嵌入本领。第一代半嵌入本领权衡将用于 imec A10 或 A7 逻辑本领节点，其中最要津互连的金属间距将达到 18nm（图 2）。届时，GAA 纳米片集成有望成为主流，而 CFET 尚未到位。因此，引入半嵌入本领将是芯片制造商必须叮属的惟一紧要变化。
Imec 提议在 M0 中引入减法蚀刻的 Ru，这是沿线中点 ( MOL：middle of line ) 的第一个局部金属层。第一代居品将接纳金属线 AR 2，略高于现在典型的 Cu 线 AR（~1.6）。结合无违背 Ru 在邃密金属间距下的邃密性能，这种设施仍是比 Cu 具有更好的电阻和可靠性。
在第二代中，imec 的宗旨是将 M0 互连线的 AR 增多到 3，这将进一步裁减电阻，并将 M0 与无违背通孔相结合。由于较高的 AR 时时会增多层内电容，因此这一代需要气隙而不是低 k 介电疏忽填充。除了提供较低的介电常数外，使用气隙还不错幸免"疏忽填充问题"：以均匀的方法用电介质填充窄沟槽的挑战。
通过以半嵌入方法添加通孔和第二层金属层咪咪色吧，第三代将已毕委果的半嵌入集成，M0 和 M2 局部金属层（BEOL 中最要津的层）。第四代可能会看到更多的半嵌入层。AR 将逐步增多到 4、5 以至更多 - 具体取决于可行性。当与气隙结合时，权衡最高可达 ~AR=6，与其他选项比拟具有敷裕的 RC 上风（图 3）。
从永恒来看，咱们称之为第五代，imec 设念念替代金属将进入半嵌初学道图。计议可图案化的二元或三元化合物，它们在邃密的互连间距下具有比单一金属更好的品性因数。
因此，半嵌入工艺不错成为 BEOL 制造的下一个转机点。它具有极佳的价值主张，不仅在电阻、电容和面积消费方面。实验和模拟还标明，与 Cu 双嵌入决策比拟，它的功耗更低，热性能更好。同期，如上所述的分步执即将允许最大划定地裁减引入新本领所带来的风险。
已毕先进半嵌入工艺
天然第一代和第二代已准备好进入开发阶段，但仍需要进行更多磋商来展示和完善下一代半嵌入本领。主要挑战不错归结为多层半嵌入集成、AR 的增多以登第五代新金属的探索。
以下是 imec 磋商东说念主员讲明的最新进展。这些扫尾不仅旨在填补剩余的空缺。他们还旨在激励征询并荧惑其他磋商机构补充 imec 的磋商——以造福扫数这个词生态系统。
迈向先进互连的多层集成决策如前所述，半嵌入实质上是一种两金属层集成决策，可能可膨胀到多层。但多层决策的工艺优化仍处于起步阶段。已毕它们的最好设施是什么？应该使用哪些光刻和蚀刻工艺、硬掩模和抗蚀剂？以及何如集成勾通明续 BEOL 层极窄互连线的通孔？
为了科罚临了一个问题，imec 早些时候提倡了绝对自瞄准通孔 ( FSAV：fully self-aligned
via ) 当作半嵌入的要津构建块。FSAV 确保廓清和通孔（通孔顶部和底部）的正确对皆，这对于已毕低通孔到廓清裸露至关紧迫。到目下为止，包括 imec 在内的多个磋商机构仍是提倡了几种 FSAV 集成决策。
在 IITC 2024 上，imec 率先对不同的 FSAV 集成选项进行基准测试（图 4），旨在探索如安在 300 毫米晶圆厂中最好地执行 FSAV 。换句话说：咱们何如能力通过最好的通孔到线袒护来知足宗旨通孔电阻，同期确保扫数这个词 300 毫米晶圆的低变异性和邃密的可交流性？
除了传统的单嵌入决策 ( FSAV ) 来创建通孔（即通过在 SiO2 电介质中蚀刻一个孔然后用金属填充来创建通孔）除外，imec 还探索了两种基于柱的 FSAV 集成决策（即通过平直蚀刻金属层将通孔变成为柱）。这两种变体被称为"羼杂柱"（HP-FSAV）和"带有蚀刻住手层的柱"（PE-FSAV）。
三种集成决策在工艺要领数目、所用的图案化和蚀刻工艺、硬掩模集成和光刻胶类型（举例，允许 EUV 光刻颜色回转以启用复古）方面有所不同。但对于这三种情况，都展示了达到宗旨通孔电阻和通孔到线袒护裕度的可行性（图 5）。最权臣的相反与扫数这个词晶圆上已毕的电阻均匀性运筹帷幄。扫数集成决策都提供了敷裕的通孔光刻和蚀刻工艺窗口。因此，它们与咱们器具供应商目下提供的平直金属蚀刻开采兼容。imec 的其他磋商标明，自瞄准窗口也可用于已毕气隙，当廓清 AR 进一步增多时，这将需要赓续施展电容上风。
因此，今天的近况评释，至少有两层半嵌入本领在本领上是可行的。同期，展示的晶圆数目有限。因此，imec 荧惑其他组织补充这一繁难，让行业生态系统"决定"最好选定。
妥贴增多半嵌入线的纵横比：鸠合情切解远隔。通过进一步增多其 AR，不错接续裁减 Ru 半嵌入线的电阻。2022 年，imec 初度展示了左证，评释使用 AR 6 的半嵌入（图 6）确乎不错明显提升 RC 规画，优于较低 AR 决策。不久之后，初步实验标明，高 AR 线也与多层决策兼容。
天然东说念主们对具有限制 AR（2 和 3）的互连线的变成了解得比较了了，但要提升 AR 并保持邃密的廓清电阻和可靠性，需要掌捏一些本领。事实评释，这真实挑战了每个工艺要领——包括图案化和蚀刻、清洁和症结限制。举例，平直金属蚀刻会"膺惩" Ru 线的侧壁，导致廓清断裂症结。而且这种情况会跟着 AR 的增多而恶化。要赢得尽可能低的廓清电阻，就需要对高 AR 廓清的变成和可靠性有更基本的了解。
当作第一个紧迫见识，imec 的磋商东说念主员发现，用于变成高 AR 金属线的堆栈因素对半嵌入线的电阻有很大影响。廓清断裂症结被评释是影响堆栈关联开采性能的主要因素。Imec 通过屡次实验找到了最好堆栈，最初千里积 1nm TiN 以提升粘附性，然后进行物理气相千里积 ( PVD ) Ru。与磋商中使用的其他因素比拟，该堆栈在扫数这个词金属线高度上提供最低的电阻。其次，该磋商初度标明，线症结受 Ru 金属晶粒的晶粒结构和晶体取向的影响。这些形态参数在很猛进程上取决于用于千里积 Ru 的设施，故意于使用 PVD。
除了深远了解影响 Ru 线电阻的参数外，imec 最近还提倡了一种私有的设施，从电阻和均匀性的角度进一步改善高 AR 线：在两个 Ru 层之间夹一层亚纳米 TiN 或 W 层。与莫得此非凡层的堆栈比拟，这种堆栈在平直金属蚀刻过程中不易受到横向膺惩和变成断线。这种"症结缓解层"的主要平正是，它或者已毕高 AR 和长长度的低症结线，这对 AR>6 的 Ru 半嵌入来说是一个有但愿的地点。扫尾在 2024 年 VLSI 研讨会上进行了展示。
日本av女友实验责任标明，在 24nm 间距以下的廓清上具有邃密的可靠性行为（图 7）。但同期，还需要开展更多责任来优化和膨胀扫尾以达到 18nm 间距，展示与集成气隙的兼容性，并展示敷裕的时刻关联电介质击穿 ( TDDB：time-dependent dielectric breakdown ) 和机械可靠性裕度。
先进互连：寻找替代导体。到目下为止，半嵌入集成方面的责任东要鸠合在使用 Ru 当作首选导体。几年前，imec 出手磋商是否有其他具有更好前途的金属。搜索界限从元素金属膨胀到二元和三元有序化合物 。在一项有但愿的初步磋商之后，公共多个研发小组出手经受这个念念法，并加入了寻找候选合金的行列。该社区最近汇集在 VLSI 2024 专题研讨会上，主题为"用于先进互连的新式金属"。该研讨会由 imec 组织，旨在从工业和学术角度征询最新本领和改日的磋商地点。
由于潜在合金的清单至极庞杂，imec 出手磋商时建树了一种私有的设施来筛选和罗列可能的候选材料。深信了两个与 Cu 对比的优值：化合物的内聚能以及体电阻率与载流子平均解放程的乘积。重新算模拟揭示了一个候选材料的子列表，举例金属间铝化物，这是进一步实验责任的来源。
如今，宇宙各地的磋商小组都在磋商这些候选合金在减轻尺寸时电阻率的证实。举例，当金属间铝化物千里积在薄膜中时，薄膜变成过程中波及的症结机制似乎会影响电阻率行为（图 8）。了解这种关联性将是限制电阻的要津。Imec 还合计，合座和局部因素限制是最小化电阻的紧迫技能。
一朝找到优化有前途的二元和三元合金电阻的设施，下一步等于将其应用于关联的金属化决策，并科罚与半嵌入工艺关联的挑战。Imec 荧惑大学和磋商小组统一探索图案化和蚀刻政策，并制定工艺地点。尽管还有许多责任要作念，但替代金属的磋商是一个有出路的途径，而且正在取得稳步进展。仍需要密切统一，最终将它们引入第五代半嵌入集成。
论断
半嵌入金属化可能成为 BEOL 制造的下一个转机点咪咪色吧，目下业界正在征询在第一个局部互连层中引入减法蚀刻。尽管第一代半嵌入本领目下尚未插足分娩，但根据实考左证，imec 仍是出手预测新一代半嵌入本领。要点是多层金属和通孔、妥贴增多纵横比以及引入新金属。要使这些下一代本领成为现实，需要学术界和工业界的共同死力和更多量据以及强有劲的插足。
